신경주학교 도서관

6 Results:SS:DLL 0.62 sec.

DLL 보드 상에 코어 및 I/O 잡음에 의한 칩의 성능 분석
조성곤, | 한국마이크로전자및 패키징학회 | 2006 ,

A 0.12GHz-1.4GHz DLL-based Clock Generator with a Multiplied 4-phase Clock Using a 0.18um CMOS Process
Hyung-Joon Chi., | 대한전자공학회 | 2006 ,

PLL. DLL & clock recovery IC 설계 기술
방대성, | 대한전자공학회 | 2004 ,

저전력 고속 VLSI를 위한 Fast-Relocking 과 Duty-Cycle Correction 구조를 가지는 DLL기반의 다중 클락 발생기
황태진, 연규성, 전치훈, 위재경, | 대한전자공학회 | 2005 ,

패키지후 프로그램을 이용 스큐 수정이 가능한 광범위한 잠금 범위를 가지고 있는 이중 연산 DLL 회로
최성일, 문규, 위재경, | 대한전자공학회 | 2003 ,

고속 메모리동작을 위한 디지털 DLL 회로 설계
이중호, 조상복, | 대한전자공학회 | 2000 ,