본문

  1. Home
6 Results:SS:CPLD 0.46 sec.
RSS 
Multilingual
 Расширенный поиск
 Новый поиск книги прибытия
Selected Print Select Export to Excel
1
3상 다이오드정류기의 고조파 저감을 위한 CPLD 컨트롤러의 개발
3상 다이오드정류기의 고조파 저감을 위한 CPLD 컨트롤러의 개발
김병진, 박종찬, 손진근, 임병국, 전희종, | 한국조명전기설비학회 | 2000 ,
2
시간 제약 조건 하에서 저전력을 고려한 CLB구조의 CPLD 기술 매핑 알고리즘
시간 제약 조건 하에서 저전력을 고려한 CLB구조의 CPLD 기술 매핑 알고리즘
김재진, 김희석, | 대한전자공학회 | 2002 ,
3
시간 제약 조건하에서 면적을 고려한 효율적인 CPLD 기술 매핑
시간 제약 조건하에서 면적을 고려한 효율적인 CPLD 기술 매핑
김재진, 김희석, | 대한전자공학회 | 2001 ,
4
시간제약 조건하에서 순차 회로를 위한 수행시간을 개선한 CPLD 기술 매핑 알고리즘 개발
시간제약 조건하에서 순차 회로를 위한 수행시간을 개선한 CPLD 기술 매핑 알고리즘 개발
윤충모, 김희석, | 대한전자공학회 | 2000 ,
5
CPLD를 이용한 Monochrome/Color 실시간 변환기 설계 및 구현
CPLD를 이용한 Monochrome/Color 실시간 변환기 설계 및 구현
윤재무, 강웅기, 진태석, | 대한전자공학회 | 2003 ,
6
(기초부터 응용까지)Verilog HDL
(기초부터 응용까지)Verilog HDL
차영배, 569.3-차64v | 다다미디어 | 2005 569.3-차64v,
Add Meterial Info
Add Meterial Info
모체등록번호 딸림등록번호 서명 별치기호 자료상태 소장처
0281571 M003971 (기초부터 응용까지)Verilog HDL CR 대출가능 문학자료실(관광학관1층)
처음1마지막