본문

  1. Home
9 Results:AA:조태원 0.156 sec.
RSS 
Multilingual
 Erweiterte Suche
 Neuankömmling Buch suchen
ausgewählten Druck Select Export to Excel
1
홈 네트워킹 기반 텔레매틱스 시스템 설계 및 구현
홈 네트워킹 기반 텔레매틱스 시스템 설계 및 구현
조태원, | 한국정보과학회 | 2006 ,
2
자기조정 이중구동 경로를 가진 새로운 저전력 CMOS 버퍼
자기조정 이중구동 경로를 가진 새로운 저전력 CMOS 버퍼
배효관, 류범선, 조태원, | 대한전자공학회 | 2002 ,
3
전원전압 감지기 및 가변 구동력을 가진 쓰기 구동기에 의한 저전력 SRAM 실현
전원전압 감지기 및 가변 구동력을 가진 쓰기 구동기에 의한 저전력 SRAM 실현
배효관,류범선, 조태원, | 대한전자공학회 | 2002 ,
4
처리율을 개선시킨 분산연산 방식의 IDCT 프로세서 설계
처리율을 개선시킨 분산연산 방식의 IDCT 프로세서 설계
김병민, 배현덕, 조태원, | 대한전자공학회 | 2003 ,
5
국립국악원 개원 70년사 = 70 years of National Gugak Center
국립국악원 개원 70년사 = 70 years of National Gugak Center
국립국악원, 670.911-국298구국-R | 국립국악원 | 2021 670.911-국298구국-R,
6
활성 클럭펄스로 제어되는 3.3V/5V 저전력 TTL-to-CMOS 입력 버퍼
활성 클럭펄스로 제어되는 3.3V/5V 저전력 TTL-to-CMOS 입력 버퍼
裵孝寬, | 한국전기전자학회 | 2001 ,
7
파이프라인 CAM 구조를 이용한 고속 IP주소룩업
파이프라인 CAM 구조를 이용한 고속 IP주소룩업
安熙一, | 한국전기전자학회 | 2001 ,
8
고속 저전력 D-플립플롭을 이용한 프리스케일러 설계
고속 저전력 D-플립플롭을 이용한 프리스케일러 설계
박경순, | 대한전자공학회 | 2005 ,
9
DA구조 이용가산기 수를 감소한 2-D DCT/IDCT프로세서 설계
DA구조 이용가산기 수를 감소한 2-D DCT/IDCT프로세서 설계
정동윤, | 대한전자공학회 | 2006 ,
처음1마지막