서브메뉴
검색
지연 제약 하에서 면적의 최적화를 위한 트랜지스터 사이징과 버퍼 삽입 알고리즘
지연 제약 하에서 면적의 최적화를 위한 트랜지스터 사이징과 버퍼 삽입 알고리즘
상세정보
MARC
008190613s2000 ulk aa kor■022 ▼a1229683X
■1001 ▼a이성건
■24510▼a지연 제약 하에서 면적의 최적화를 위한 트랜지스터 사이징과 버퍼 삽입 알고리즘▼d이성건▼e김주호 공저
■260 ▼a서울▼b한국정보과학회▼c2000.
■300 ▼app. 684-694
■500 ▼a권말 색인 및 참고문헌 수록
■7001 ▼a김주호
■773 ▼t정보과학회논문지 : 시스템 및 이론(Journal KISS:Computer Systems &Theor▼g제27권 제7호 (2000년 7월)▼d2000, 07
■SIS ▼aS015440▼b60058269▼h8▼s2▼fP


