서브메뉴
검색
면적과 지연 시간을 고려한 CLB 구조의 CPLD 저전력기술 매핑 알고리즘
면적과 지연 시간을 고려한 CLB 구조의 CPLD 저전력기술 매핑 알고리즘
Detailed Information
- 자료유형
- 기사
- 저자명
- 김재진
- 서명/저자
- 면적과 지연 시간을 고려한 CLB 구조의 CPLD 저전력기술 매핑 알고리즘 / 김재진 , 조남경, 전종식, 김희석 공저
- 발행사항
- 서울 : 대한전자공학회, 2003.
- 형태사항
- pp. 1169-1172
- 주기사항
- 참고문헌 수록
- 기타저자
- 조남경, 전종식, 김희석
- 원문정보
- url
- 모체레코드
- 모체정보확인
- Control Number
- kjul:60202912
MARC
008190114s2003 ulk aa kor■1001 ▼a김재진
■24510▼a면적과 지연 시간을 고려한 CLB 구조의 CPLD 저전력기술 매핑 알고리즘▼d김재진▼e조남경, 전종식, 김희석 공저
■260 ▼a서울▼b대한전자공학회▼c2003.
■300 ▼app. 1169-1172
■500 ▼a참고문헌 수록
■7001 ▼a조남경, 전종식, 김희석
■773 ▼t대한전자공학회 종합학술대회 논문집▼g2003년도 하계 II 제26권 제1호▼d2003, 07
■856 ▼uhttp://www.ieek.or.kr
■SIS ▼aS010144▼b60014492▼h8▼s2▼fP
Preview
Export
ChatGPT Discussion
AI Recommended Related Books
פרט מידע
- הזמנה
- לא קיים
- התיקיה שלי
- Reference Materials for Thesis Writing
- Reference Materials for Research Ethics
- Job-Related Books
