서브메뉴
검색
저전력 RTL 설계를 위한 최적 클럭 주기 선택 알고리듬에 관한 연구
저전력 RTL 설계를 위한 최적 클럭 주기 선택 알고리듬에 관한 연구
상세정보
MARC
008190114s2003 ulk aa kor■1001 ▼a최지영
■24510▼a저전력 RTL 설계를 위한 최적 클럭 주기 선택 알고리듬에 관한 연구▼d최지영▼e변상준, 김희석 공저
■260 ▼a서울▼b대한전자공학회▼c2003.
■300 ▼app. 1157-1160
■500 ▼a참고문헌 수록
■7001 ▼a변상준, 김희석
■773 ▼t대한전자공학회 종합학술대회 논문집▼g2003년도 하계 II 제26권 제1호▼d2003, 07
■856 ▼uhttp://www.ieek.or.kr
■SIS ▼aS010144▼b60014492▼h8▼s2▼fP


