서브메뉴
검색
Cycle 수준의 Control Flow Description에서 합성 가능한 VHDL 기술로의 변환 방법에 관한 연구
Cycle 수준의 Control Flow Description에서 합성 가능한 VHDL 기술로의 변환 방법에 관한 연구
상세정보
MARC
008190111s2003 ulk aa kor■1001 ▼a윤창열
■24510▼aCycle 수준의 Control Flow Description에서 합성 가능한 VHDL 기술로의 변환 방법에 관한 연구▼d윤창열▼e장경선 공저
■260 ▼a서울▼b대한전자공학회▼c2003.
■300 ▼app. 819-822
■500 ▼a참고문헌 수록
■7001 ▼a장경선
■773 ▼t대한전자공학회 종합학술대회 논문집▼g2003년도 하계 II 제26권 제1호▼d2003, 07
■856 ▼uhttp://www.ieek.or.kr
■SIS ▼aS010144▼b60014492▼h8▼s2▼fP


