서브메뉴
검색
50% 듀티 싸이클 버퍼를 가진 산술 연산 구조의 이중 대역 CMOS 전압 제어 발진기
50% 듀티 싸이클 버퍼를 가진 산술 연산 구조의 이중 대역 CMOS 전압 제어 발진기
상세정보
MARC
008050729s2004 ULKa a KOR■022 ▼a1229635X
■245 ▼a50% 듀티 싸이클 버퍼를 가진 산술 연산 구조의 이중 대역 CMOS 전압 제어 발진기▼d한윤철, 김광일, 이상철, 변기영, 윤광섭 공저
■260 ▼a서울▼b대한전자공학회▼c2004.
■300 ▼app. 79
■653 ▼a50▼a싸이클▼a버퍼▼a산술▼a연산▼a구조▼a대역▼aCMOS▼a전압▼a발진기
■700 ▼a한윤철, 김광일, 이상철, 변기영, 윤광섭
■773 ▼t전자공학회논문지TC(TeleCommunications) : 통신▼g제41권 제10호 (2004 10)▼d2004, 10
■SIS ▼aS010859▼b60014394▼h8▼s2
