서브메뉴
검색
시간 제약 조건 하에서 저전력을 고려한 CLB구조의 CPLD 기술 매핑 알고리즘
시간 제약 조건 하에서 저전력을 고려한 CLB구조의 CPLD 기술 매핑 알고리즘
상세정보
MARC
008050714s2002 ULKa a KOR■022 ▼a12296368
■245 ▼a시간 제약 조건 하에서 저전력을 고려한 CLB구조의 CPLD 기술 매핑 알고리즘 ▼d김재진, 김희석 공저
■260 ▼a서울▼b대한전자공학회▼c2002.
■300 ▼app. 84-91
■653 ▼a시간▼a제약▼a저전▼a고려▼aCLB구조의▼aCPLD▼a기술▼a매핑▼a알고리즘
■700 ▼a김재진, 김희석
■773 ▼t전자공학회논문지SD(Semiconductor and Devices) : 반도체▼g제39권 제8호 (2002 8)▼d2002, 08
■SIS ▼aS009643▼b60014354▼h8▼s2


