서브메뉴
검색
FPGA를 고속으로 동작시키기 위한 지연시간 최적화 알고리듬
FPGA를 고속으로 동작시키기 위한 지연시간 최적화 알고리듬
Detailed Information
MARC
008050713s2000 ULKa a KOR■022 ▼a12296368
■245 ▼aFPGA를 고속으로 동작시키기 위한 지연시간 최적화 알고리듬▼d최익성, 이정희, 이범철 공저
■260 ▼a서울▼b대한전자공학회▼c2000.
■300 ▼app. 50-57
■653 ▼aFPGA를▼a고속▼a으로▼a동작▼a위한▼a지연▼a시간▼a최적▼a알고리
■700 ▼a최익성, 이정희, 이범철
■773 ▼t전자공학회논문지SD(Semiconductor and Devices) : 반도체▼g제37권 제7호 (2000 7)▼d2000, 07
■SIS ▼aS009618▼b60014354▼h8▼s2
Preview
Export
ChatGPT Discussion
AI Recommended Related Books
פרט מידע
- הזמנה
- לא קיים
- התיקיה שלי
- Reference Materials for Thesis Writing
- Reference Materials for Research Ethics
- Job-Related Books


