서브메뉴
검색
개선된 조건 합 가산기를 이용한 54x54-bit 곱셈기의 설계
개선된 조건 합 가산기를 이용한 54x54-bit 곱셈기의 설계
상세정보
MARC
008050713s2000 ULKa a KOR■022 ▼a12296368
■245 ▼a개선된 조건 합 가산기를 이용한 54x54-bit 곱셈기의 설계▼d이영철, 송민규 공저
■260 ▼a서울▼b대한전자공학회▼c2000.
■300 ▼app. 67-74
■653 ▼a개선▼a가산기▼a이용▼a54X54BIT▼a곱셈기▼a설계
■700 ▼a이영철, 송민규
■773 ▼t전자공학회논문지SD(Semiconductor and Devices) : 반도체▼g제37권 제1호 (2000 1)▼d2000, 01
■SIS ▼aS009612▼b60014354▼h8▼s2


