서브메뉴
검색
재구성 가능한 뉴럴 네트워크 구현을 위한 새로운 저전력 내적연산 프로세서 구조
재구성 가능한 뉴럴 네트워크 구현을 위한 새로운 저전력 내적연산 프로세서 구조
상세정보
MARC
008050706s2004 ULKa a KOR■022 ▼a12296368
■245 ▼a재구성 가능한 뉴럴 네트워크 구현을 위한 새로운 저전력 내적연산 프로세서 구조▼d임국찬, 이형수 공저
■260 ▼a서울▼b대한전자공학회▼c2004.
■300 ▼app. 61-70
■653 ▼a재구성▼a가능▼a뉴럴▼a네트워크▼a구현▼a위한▼a새로운▼a저전▼a내적▼a연산▼a프로▼a세서▼a구조
■700 ▼a임국찬, 이형수
■773 ▼t전자공학회논문지SD(Semiconductor and Devices) : 반도체▼g제41권 제5호 (2004 5)▼d2004, 05
■SIS ▼aS010648▼b60014354▼h8▼s2


