서브메뉴
검색
이산시간 전압모드 CMOS 혼돈 발생회로의 특성해석 : 회로 및 시스템
이산시간 전압모드 CMOS 혼돈 발생회로의 특성해석 : 회로 및 시스템
상세정보
MARC
008000424s2000 ULKa a KOR■022 ▼a12296392
■245 ▼a이산시간 전압모드 CMOS 혼돈 발생회로의 특성해석▼b회로 및 시스템▼d송한정,곽개달 공저
■260 ▼a서울▼b대한전자공학회▼c2000.
■300 ▼app. 55-62
■653 ▼a이산▼a시간▼a전압▼a모드▼aCMOS▼a혼돈▼a발생▼a특성▼a해석
■700 ▼a송한정,곽개달
■773 ▼t전자공학회논문지SC(System and Control) : 시스템 및 제어▼g제37권 제3호 (2000 5)▼d2000, 05
■SIS ▼aS009593▼b60014324▼h8▼s2
