서브메뉴
검색
초고속 DRAM의 클록발생 회로를 위한 CMOS 전류원의 설계기법 : 회로 및 시스템
초고속 DRAM의 클록발생 회로를 위한 CMOS 전류원의 설계기법 : 회로 및 시스템
Detailed Information
MARC
008000424s2000 ULKa a KOR■022 ▼a12296392
■245 ▼a초고속 DRAM의 클록발생 회로를 위한 CMOS 전류원의 설계기법▼b회로 및 시스템▼d김대정 저
■260 ▼a서울▼b대한전자공학회▼c2000.
■300 ▼app. 60-68
■653 ▼a초고▼aDRAM의▼a회로▼a위한▼aCMOS▼a전류▼a원의▼a설계▼a기법
■700 ▼a김대정
■773 ▼t전자공학회논문지SC(System and Control) : 시스템 및 제어▼g제37권 제2호 (2000 3)▼d2000, 03
■SIS ▼aS009592▼b60014324▼h8▼s2


