자료유형  

 학위논문

청구기호  

569.47 황74v

저자명  

황정원

서명/저자  

VHDL 및 FPGA 칩을 이용한 서보 시스템의 속도 검출부 및 공간 벡터 변조부의 구현 / 黃貞苑 著.

발행사항  

경남 : 창원대학교 대학원, 1999.

형태사항  

vii, 59 p. : 삽도 ; 26 cm.

학위논문주기  

학위논문(석사) - 창원대학교 대학원 : 전기전자제어공학과 전자공학, 1999.

서지주기  

권두 영문초록 및 권말 참고문헌, 부록 수록

가격  

비매품

Control Number  

kjul:40015445